2 奈米製程重大突破!台積電為何能續命摩爾定律?
收藏文章
很開心您喜歡 虎嗅網 的文章, 追蹤此作者獲得第一手的好文吧!
虎嗅網
字體放大


分享至 Line

分享至 Facebook

分享至 Twitter


2 奈米製程重大突破!台積電為何能續命摩爾定律?

2021 年 1 月 1 日


今年,因為美國對華為、中芯國際( 00981-HK )的禁令的關係,台積電( 2330-TW )這家原本處在晶片產業的後端的晶片製造企業,被一次又一次地搬到聚光燈前,接受外界對其裡裡外外的檢視。

空出產能迅速被瓜分

恰好此時,台積電正在迎來其發展的榮耀時刻。雖然在 9 月份華為禁令生效之後,台積電失去了華為的大額訂單,但是空出來的產能立刻被蘋果(Apple, AAPL-US)、高通(Qualcomm, QCOM-US)等公司瓜分,並處在滿載生產狀態。再加上疫情下電子消費產品成長等因素,台積電將在今年迎來超過全球晶圓代工廠的產業成長率高出 10% 的成長。

特別是台積電領先其他晶圓代工廠的 5nm/7nm 製程的營收佔比超過 43% ,營收能力堪比 “ 印鈔機 ” 。與此同時,台積電在更先進製程的研發和設備投入上更加不遺餘力。

為應對新製程工藝產能擴大的需求,台積電已經向 ASML 訂購了新的 13 台極紫外( EUV )光刻機,要求在 2021 年全部交付。據估算, 13 套 EUV 可能使台積電花費高達 22.84 億美元。同時,台積電剛剛決定明年起大幅加薪達 20% ,一方面為激勵員工,一方面為招攬人才、避免被其他對手高薪挖人,用真金白銀來留住那些願意繼續 “ 爆肝 ” 的工程師們。

在一片繁榮的商業前景之下,台積電在更先進製程的技術佈局上面也保持著領先。據媒體報導,近日台積電在 2nm 工藝製程上取得了重大突破,研發進度超越預期,有望在 2023 年下半年,風險試產的良率可以達到 90% 。相比較於關注熱鬧的當下,我們不妨追蹤這條技術線索,來看下台積電保持先進製程工藝的經驗,看下它是如何來為遊走在失效邊緣的摩爾定律 “ 續命 ” 。

2nm 已突破, 1nm 也沒問題

我們先從技術層面來看下台積電這次製程工藝的突破。台積電在 2nm 製程工藝上的突破,來自於採用了全新的 GAA 晶體管架構。區別於 3nm 和 5nm 製程所採用的鰭式場效晶體管( FinFET )架構,這次 2nm 改用了全新的多橋通道場效晶體管( MBCFET )架構,這一架構是以環繞閘極( GAA )製程為基礎的架構,可以解決 FinFET ch 因為製程微縮而產生的電流控制漏電等物理極限問題。

GAA 製程工藝的出現,相當於又給摩爾定律續命五年左右。摩爾定律說的是,每 18 到 24 個月,積體電路上可容納的元器件數目便會增加一倍,晶片的性能也會隨之翻一倍。

我們知道,這個定律並非一定會發生的定理,而只是一個預測,這個預測是建立在半導體製程工藝能夠穩步提升的情況下,但現在半導體產業依賴 FinFET 架構,已經實現了 7nm 和 5nm 製程的晶片量產,很多人買到的最新的 iPhone12 就採用的是 5nm 製程的晶片。不過,隨著晶體管尺度向 5nm 甚至 3nm 邁進, FinFET 本身的尺寸已經縮小至極限後,無論是鰭片距離、短溝道效應、還是漏電和材料極限也使得晶體管製造變得難以完成。

現在,倚靠 FinFET 技術,台積電的晶片工藝製程的終點來到了 3nm ,再向下就遇到瓶頸。根據報導, GAA 技術是 2006 年由科學技術研究院和國家奈米晶圓中心開發的一種基於全能門 FinFET 技術的晶體管,而三星正率先在 3nm 工藝上採用了基於 GAA 技術開發的 MBCFET 架構形態。出於穩健考慮,台積電則選擇在第一代 3nm 工藝將繼續用 FinFET 技術,而 2nm 工藝上採用了三星一樣的 MBCFET 架構。

台積電在新製程上的進展,將為新一代晶片的速度效能提升 30% 到 40% ,功耗則將降低 20% ~ 30% ,相應的,新製程的研發成本將高達 5 億美元,相較於 28nm 工藝的 0.6 億美元的成本,確實是直線上升。現在,台積電依靠在 EUV 微顯影技術和奈米片堆疊關鍵技術上的累積,使得 2nm 製程的開發良率提升進度超出預期。根據台積電在最近召開的 “ 2020 世界半導體大會 ” 的官方說法,晶片製程工藝將繼續推進,摩爾定律將在 3nm 、 2nm 、 1nm 上繼續適用。根據目前透露的消息, 2nm 晶片的生產佈局,將在台灣新竹進行建設和研發。

多管齊下,為領先製程布下完整技術圖譜

從上面的技術介紹來看,台積電的 2nm 工藝採取的 GAA 製程架構,儘管並非自己研發,其在 3nm 製程上,還沒有三星激進地採用 MBCFET 架構,但想要發揮 GAA 架構優勢,就必須要看到台積電在保持工藝領先性和生產良率上的技術優勢和累積。

以 3nm 工藝為例,台積電繼續採用 FinFET 架構晶體管設計,一方面正是由於其研發團隊將 FinFET 的性能提高到了新的高度,與 5nm 相比, 3nm 在速度上有 10% ~ 15% 的提升,功耗有 25 ~ 30% 的降低,而邏輯密度則提高了 1.7 倍,SRAM 密度也將提升 20% ,另一方面是由於 3nm 可以在 2022 年下半年量產,這樣能讓下單客戶實現技術的快速升級,率先推出領先的產品。

在製程工藝上面的成功因素

首先是其長期投入獲得領先的技術研發優勢。比如,為配合新製程工藝的良率,台積電在 Nano-Sheet 結構上面,已經成功生產出了 32 Mb nano-sheet 的 SRAM,在低電壓功耗上面具有明顯優勢;在 2D 材料上,台積電基於包括硫化鉬和硫化鎢在內的的 2D 硫化材料獲得性能非常高的 On-current;在電源管理上,台積電的研究人員用碳奈米管嵌入到一個 CMOS 的設計中,用來替代 Power Gating 的控制電流作用,給未來的進一步微縮提供新的思路。

其次是台積電形成的長期的技術合作產業鏈。 ASML 作為早期和台積電建立合作的光刻機供應商,在為台積電提供設備的同時,也得到來自台積電的技術回饋。目前,台積電在在 EUV 光刻技術的OPC、光罩和光阻等多個方面都有投入,比如台積電在 EUV 技術結合上,採用自對準墊片獲得了業內最小的 18nm 的mental pitch,對晶體管微縮大有幫助。

再就是對工藝流程的優化改造。為了應對摩爾定律接近失效的危機,僅僅從微縮晶體管,提高密度以提升晶片性能的角度正在失效。台積電推動了多項前段和後段的 3D 封裝技術,來提升晶片性能。比如在晶片製造前段實現的 SOIC 3D 堆疊技術,在後段實現的 CoWoS和 InFo 的 3D 封裝技術。這些技術在幫助實現晶體管微縮的同時,進一步提高了良率。

此外,非常重要的一點就是台積電在特殊製程上的長期累積。這可能是很少為人注意的一點。台積電具有 MEMS、圖像感測器、嵌入式 NVM,RF、模擬、高電壓和 BCD 功率 IC 方面的廣泛產線投入。同時,也在邏輯 IC 技術基礎上,加上先進的ULL & SRAM、RF & Analog 以及 eNVM 技術,以實現低功耗以及模擬技術的提升。特殊製程將推出 IoT 場景和 AI 場景設備的發展。

以上的一系列技術優勢,得益於台積電龐大的研發投入。據數據,近幾年,台積電每年的研發投入都達到 100 億美元。而台積電在技術路線上的領先佈局和長期巨額的研發投入,實際上跟其所創立的 Foundry 代工廠創新模式有關,也和台積電本身的所處的地緣、產業機遇期有關。

專注投入和自主研發:台積電的技術領先心法

我們看到,台積電在 3nm 工藝的架構路線穩健推進和領先量產,以及在 2nm 工藝上的架構路線升級和順利推進,都源於其在整個半導體晶圓製造上的長期研發投入和技術累積。而這給了我們一種錯覺,似乎完成這些動作就可以實現對半導體產業的主導,能又一次延續摩爾定律的神話。但實際上,這既有台積電創立之初所建立的獨特創新模式,也與台積電在幾次關鍵技術路口的正確選擇有關。

畢竟,在台積電三十多年的崛起之路上,始終橫亙著英特爾(Intel, INTC-US)這樣的 IDM 整合元器件老前輩以及三星這個強勁的同業老對手,台積電必須在一次次的挑戰中走對路、押對注,才能有幸活下來。台積電能夠取得領先工藝製程的根本原因在於,其率先創立的專門專注於晶片製造的代工廠(Foundry)模式。 80 年代末,台積電創立之初,原本是未來抓住美國 “ 拆解 ” 了日本半導體產業後的產業轉移的機會,但如果採用原有設計、製造和封裝一體化的 DIM 模式,將根本無法與歐美廠商競爭,也沒有那麼雄厚的資金支持。

台積電創辦人張忠謀另闢蹊徑地拆解出 “ 後端製造 ” 這一個環節,開始了代工廠模式。這一產業垂直化分工帶動了一批晶片設計公司的出現,也為台積電的專注製造工藝的發展提供了生存機會。從創立之初,台積電不僅避免了和英特爾的正面競爭,而且還獲得了英特爾的第一筆訂單和工藝技術的指導。

後面,基於 Foundry 模式的中立屬性,台積電獲得了蘋果、高通、AMD(Advanced Micro Devices, AMD-US)這些有著競爭關係的客戶的長期訂單。台積電的模式從而使得整個產業鏈能夠專注發揮自身的優勢,而台積電則把全部資源重點投入到先進製程工藝和生產工藝的改進升級上面。

3 個關鍵技術關卡

不過,台積電的發展並非一帆風順,而是在幾個關鍵技術關卡的堅持自主研發和正確押注,才使其沒有在半導體的淘汰賽中落敗。第一次關鍵抉擇是 2003 年,台積電拒絕了 IBM(IBM-US)新開發的銅製程工藝,用自研的技術來打破了IBM的技術箝制。第二次是 2004 年,台積電準備推動自己研製的 “ 濕法光刻技術 ” ,就在遭到日本尼康(Nikon, 7731-JP )、佳能(Canon, 7751-JP )的一致抵制下,與當時還是同處邊緣位置的荷蘭 ASML 一拍即合,實現了對光刻技術的顛覆式突破,從此也和 ASML 結下了革命的友誼。 2004 年,台積電就拿下了全球一半的晶片代工訂單,位列半導體產業規模前十。

第三次是在 2009 年的全球金融危機之時,台積電深陷三星阻擊和業務衰退的雙重危機。此時重新回歸的張忠謀力挽狂瀾,召回已經退休的蔣尚義,開始了擴員、擴大研發的大舉反擊。當時在 28 奈米製程的關鍵技術上,台積電選擇了後閘級方案,而非三星正在研發的前閘級方案,這一次正確的判斷,使得台積電良率大幅提升,三星卻仍沒有進展。緊接著,台積電用堅定的產線投入和人力打動了蘋果。幾年後,拿到了蘋果 A8 晶片的全部訂單,贏得了發展良機。

台積電工藝技術領先的 3 個原因

此後,台積電在人才、客戶、專利、技術路線上與三星展開激烈交鋒,一直持續至今。但台積電在 7nm 工藝上取得領先之後,其領先優勢一直保持至今。而雙方的下一個戰場,將在 3nm 工藝上展開。從這些因素和眾多的關鍵環節上,我們可以總結台積電能夠取得先進工藝的技術領先的核心要點:

  1. 台積電開創的Foundry模式,使其能夠在半導體產業中保持 “ 中立 ” 立場,能夠和不同IC設計廠商進行通力合作獲得先進的設計方案,又能夠心無旁騖地將只專注到晶圓製造的各個工藝環節中,獲得了產業垂直分工的專屬優勢。
  2. 台積電在初期確立的自主研發的路線和不遺餘力的研發投入,先是擺脫了技術附庸的身份,又在後面一次又一次地擺脫技術專利的圍堵,以及實現領先工藝的反超。
  3. 除了自身努力的因素,台積電背後身處的美國半導體產業所主導的分工格局,以及蘋果、高通等公司為箝制韓國、三星和台灣所給予台積電的支持密不可分。訂單和市場需求始終是推動先進工藝技術升級的最終驅動力。

台積電的技術領先的經驗,從產業共性上來說,仍然值得國內外廠商學習。在全球半導體產業合作風險充滿變數的當下,練好內功,專注核心工藝技術的研發,將是在逆境中前行的不二心法。

虎嗅網》授權轉載

【延伸閱讀】

週餘
 
 
分享文章
分享至 Line
分享至 Facebook
分享至 Twitter
相關個股
收藏 已收藏
很開心您喜歡 虎嗅網 的文章, 追蹤此作者獲得第一手的好文吧!
虎嗅網
分享至 Line
分享至 Facebook
分享至 Twitter
相關個股
地圖推薦
 
推薦您和本文相關的多維知識內容
什麼是地圖推薦?
推薦您和本文相關的多維知識內容