CoWoS、FOPLP、CoPoS、CoWoP 差在哪？AI 先進封裝技術一次看懂

當大型語言模型、AI 伺服器與資料中心規模持續放大，AI 晶片產業面臨的最新瓶頸是「晶片與晶片之間能不能傳得更快、更省電、更低延遲」。這也是為什麼近年市場不斷聽到 CoWoS、FOPLP、CoPoS、CoWoP 等先進封裝名詞。這些技術看似複雜，但核心其實都圍繞同一件事：當摩爾定律帶來的製程微縮效益逐漸放緩，半導體產業必須靠先進封裝，把更多不同功能的晶片、更高頻寬記憶體與更有效率的資料傳輸能力整合在一起。

目前 CoWoS 是 AI 晶片主流先進封裝技術，負責把 AI 晶片與 HBM 高頻寬記憶體放在同一封裝中；FOPLP 則代表面板級封裝在成熟製程上的降本方向；CoPoS 可以理解為 CoWoS 往面板級封裝延伸，目標是突破大型 AI 晶片的封裝尺寸與產能限制；CoWoP 則試圖簡化封裝層級，讓晶片模組更直接連接到高階 PCB，縮短訊號路徑並改善散熱。

這篇文章將從 AI 晶片為什麼需要先進封裝開始，依序整理 CoWoS、FOPLP、CoPoS、CoWoP 的定義、差異、應用與技術挑戰，幫助讀者一次看懂這幾個常被混在一起討論的先進封裝技術。

什麼是先進封裝？為什麼 AI 晶片需要它？

過去晶片效能提升，主要靠製程微縮，例如從 7 奈米、5 奈米、3 奈米一路往下推進，讓同樣面積內可以放進更多電晶體。但當製程逼近物理極限，單純縮小線寬的難度與成本都大幅提高，產業開始轉向把不同功能的晶片放得更近，讓它們之間的訊號傳輸更快、功耗更低。

以 AI 晶片為例，一顆 AI 加速器不只需要 GPU、ASIC 或 CPU 這類邏輯晶片，也需要 HBM 高頻寬記憶體，甚至還需要高速 I/O、光通訊元件、電源管理與散熱設計。如果這些元件之間距離太遠，資料傳輸就會變慢、耗電就會提高，整個系統效率也會下降。先進封裝的價值就在這裡。它把不同功能的晶片，用更短、更密、更有效率的方式連接在一起，為 AI 晶片效能能不能繼續放大的關鍵技術。

CoWoS 是什麼？目前 AI 晶片主流先進封裝技術

CoWoS 全名為 Chip-on-Wafer-on-Substrate，是台積電最具代表性的先進封裝技術之一。可以把它拆成兩段理解：

• CoW：Chip-on-Wafer，代表先把多顆晶片放到晶圓或中介層上進行高密度連接
• WoS：Wafer-on-Substrate，代表再把整個晶片模組放到封裝基板上。

在 AI 晶片中，CoWoS 最重要的功能是把 GPU、AI ASIC 等邏輯晶片與 HBM 高頻寬記憶體放在同一個封裝中。這樣做可以大幅縮短邏輯晶片與記憶體之間的距離，提高資料傳輸速度，也降低功耗與延遲。

目前 NVIDIA、AMD、AI ASIC 等高階 AI 晶片需求持續升溫，也讓 CoWoS 產能長期吃緊。台積電也持續擴大 CoWoS 尺寸與產能，官方已說明 14 倍光罩尺寸 CoWoS 可整合約 10 個大型運算晶粒與 20 個 HBM 堆疊，預計 2028 年開始生產，2029 年則規劃推出大於 14 倍光罩尺寸的 CoWoS。

圖片來源：作者自行製作

CoWoS-S、CoWoS-R、CoWoS-L 差在哪？

CoWoS 有不同版本，差異主要在於中介層與互連方式不同。

CoWoS-S 可視為目前高階 AI 晶片最主流的成熟方案，但成本高、矽中介層尺寸也有上限。CoWoS-R 則用 RDL 取代完整矽中介層，成本與彈性較好。CoWoS-L 介於兩者之間，以局部矽互連搭配 RDL，目標是在效能、面積與成本之間取得平衡，也被市場視為未來大型 AI 晶片的重要路線之一。

FOPLP 是什麼？為什麼大家都說「以方代圓」？

FOPLP 全名為 Fan-out Panel Level Packaging，中文常稱為「扇出型面板級封裝」。它的核心概念是把傳統圓形晶圓改成方形面板進行封裝。圓形晶圓在切割方形晶片或封裝模組時，邊緣會出現無法完整利用的區域。當封裝尺寸越來越大，這種面積浪費會越來越明顯。方形面板則能提高面積利用率，讓一次製程能處理更多晶片或封裝模組，理論上有助於降低成本與提高產能。

不過，FOPLP 並不是專門為最高階 AI GPU 設計的封裝。它更多被用在成本敏感、成熟製程或中低階晶片，例如電源管理晶片、射頻晶片、車用電子與物聯網晶片等。FOPLP 的關鍵特色是「低成本、面板化、無中介層」，與 CoWoS、CoPoS 這類高階 AI 封裝的定位不同。

CoPoS 是什麼？CoWoS 面板化的下一步

CoPoS 全名為 Chip-on-Panel-on-Substrate，可以理解為把 CoWoS 往面板級封裝推進的下一代技術。CoWoS 是在晶圓級基礎上進行高階封裝，而 CoPoS 則嘗試把部分製程改成方形面板。它的目標是解決高階 AI 晶片越做越大、HBM 越堆越多、傳統圓形晶圓面積利用率不足的問題。

CoPoS 的核心在於，把晶片模組放到面板級基板上封裝，透過更大的方形面板來提高面積利用率，並支援更大的封裝尺寸。這對未來超大型 AI GPU、AI ASIC 與 HPC 晶片很關鍵，因為下一代 AI 晶片需要整合更多運算晶粒與更多 HBM，傳統封裝尺寸可能逐漸不夠用。

市場普遍預期，台積電 CoPoS 可能從 310×310 mm 等較小面板尺寸開始驗證，未來再往更大尺寸推進；量產時程則多被放在 2028 年底至 2029 年之後觀察。不過這仍涉及翹曲、良率、材料、設備與面板尺寸放大等挑戰，實際進度仍需以台積電官方公告為準。

圖片來源：作者自行製作

CoPoS 和 FOPLP 差在哪？

CoWoP 是什麼？把晶片直接推向高階 PCB 的新路線

CoWoP 全名常被解讀為 Chip-on-Wafer-on-Platform PCB。它和 CoPoS 不同，CoPoS 解決的是封裝面積與面板化問題；CoWoP 解決的是封裝層級太多、訊號路徑太長、成本太高的問題。傳統 CoWoS 結構中，晶片與 HBM 會先透過中介層整合，再放到封裝基板，最後透過 BGA 焊球連接到 PCB 主機板。這種架構成熟可靠，但層級多，訊號與電源要經過較長路徑，成本與散熱壓力也會提高。

CoWoP 的想法是拿掉部分封裝基板與 BGA 層級，讓晶片與中介層模組更直接地安裝到高精密度 PCB 或類載板上。這樣可以縮短互連路徑、改善訊號完整性、提升散熱，也有機會降低部分材料成本。

但 CoWoP 對 PCB、SLP、mSAP、細線路製程與材料要求極高，也會改變原本 ABF 載板、封裝基板與 PCB 之間的分工。因此它雖然被市場視為潛在的新方向，但仍處於早期驗證與生態系重塑階段。

CoWoS、FOPLP、CoPoS、CoWoP 一次比較

CoWoS 是現在的 AI 封裝主流，FOPLP 是成熟製程的面板級降本，CoPoS 是 CoWoS 的面板化大型 AI 封裝方向，CoWoP 則是把封裝基板層級往高階 PCB 簡化的新嘗試。

CoWoS、FOPLP、CoPoS、CoWoP 會互相取代嗎？

這四項技術並不是單純的替代關係，它們其實分別對應不同的封裝需求。CoWoS 是目前高階 AI 晶片與 HBM 整合的主流方案，短期內仍是 AI GPU 與 HPC 晶片的重要封裝技術。FOPLP 則偏向成熟製程與成本導向應用，主要價值在於提升面板級封裝的生產效率與成本競爭力。CoPoS 是面向未來更大 AI 封裝尺寸的技術延伸，目標是支援更多 HBM 與更大面積的高階 AI 晶片。CoWoP 則從系統互連與封裝層級出發，嘗試讓晶片模組更直接連接到高階 PCB。

因此，未來產業更可能看到的是多種封裝技術並行，不同客戶會依照產品效能、成本、尺寸、功耗與量產時程，選擇最適合的封裝方案。

先進封裝供應鏈會受惠哪些環節？

隨著 CoWoS 產能擴張，以及 CoPoS、CoWoP 等新技術路線持續推進，先進封裝供應鏈的受惠環節也不只限於晶圓代工廠本身。從設備、材料、基板、載具到封測服務，都可能因技術升級而迎來新的需求。

可以觀察的供應鏈環節包含：

1. 先進封裝設備：CoWoS、CoPoS 等技術需要更高精度的清洗、塗佈、曝光、貼合、量測與檢測設備。當封裝尺寸放大、製程精度提高，設備要求也會同步提升。
2. 高階基板與 PCB：CoWoS 需要高階封裝基板支撐，CoWoP 則可能進一步提高高階 PCB、SLP、mSAP 與細線路製程的重要性。
3. 玻璃基板與面板材料：隨著 CoPoS 往面板級封裝推進，玻璃基板、面板 RDL、低翹曲材料與高穩定性載板，都可能成為未來觀察重點。
4. 封裝測試服務：封裝尺寸變大、晶粒數量變多，會讓封測與可靠度驗證更複雜。封測廠在先進封裝後段整合中的角色也會更加重要。
5. 載具、治具與檢測：大尺寸封裝與面板級封裝對良率要求高，載具、治具、探針、檢測設備與量測技術的重要性也會提高。

不過，先進封裝題材雖然長期趨勢明確，但不同公司實際受惠程度，仍取決於是否進入客戶認證、是否取得實際訂單，以及量產良率和交付能力。

投資人該怎麼看先進封裝題材？

從產業趨勢來看，先進封裝是 AI 資料中心與高效能運算持續擴張後必須面對的基礎建設升級。CoWoS 已經是高階 AI 晶片量產不可或缺的一環，CoPoS 則有機會成為未來超大型 AI 封裝的重要方向，CoWoP 也代表產業對封裝層級與系統互連效率的重新思考。不過，題材正確不代表所有概念股都會同步受惠。尤其先進封裝與面板級封裝相關個股，常會提前反映未來成長預期。真正需要追蹤的是幾個指標：

1. 公司是否有明確客戶認證或合作關係。
2. 技術是否已經進入送樣、驗證、試產或量產階段。
3. 營收是否開始反映，不是只有題材想像。
4. 資本支出是否真的擴大，代表公司正在為量產做準備。
5. 毛利率與產品組合是否改善，代表新技術是否真正帶來高階產品價值。

對投資人來說，CoWoS 是已經發生的主流趨勢，CoPoS 是未來高階封裝面板化的重要方向，CoWoP 是值得觀察的新架構，FOPLP 則代表面板級封裝在成熟製程的成本優勢。這幾條技術路線共同組成後摩爾時代的先進封裝新戰場。

結論：AI 晶片下半場，先進封裝成為關鍵戰場

過去幾年，AI 產業焦點集中在 GPU、HBM 與先進製程。誰能取得更多 GPU，誰能搶到更多 HBM 與 CoWoS 產能，誰就能在 AI 訓練與資料中心建置上取得優勢。但下一階段，競爭焦點將在整個系統的整合效率。晶片與記憶體之間要傳得更快，封裝尺寸要能容納更多晶粒，成本與良率也要能支撐大規模量產。這些問題，正是 CoWoS、FOPLP、CoPoS、CoWoP 等技術各自想解決的方向。CoWoS、FOPLP、CoPoS、CoWoP 四者不是單純的誰取代誰，它們共同反映半導體產業正在從「製程微縮」走向「系統整合」。未來半導體競爭要看誰能把晶片、記憶體、基板、PCB 與封裝製程整合得更好。這也是為什麼先進封裝會成為 AI 時代最重要的關鍵技術之一。

FAQ

Q1：CoWoS 會被 CoPoS 取代嗎？

短期內不會。CoWoS 是目前 AI 晶片與 HBM 整合的主流技術，台積電也仍在持續擴大 CoWoS 尺寸與產能。CoPoS 比較像是針對未來更大尺寸 AI 晶片的面板化延伸方案，兩者會並行一段時間。

Q2：FOPLP 和 CoPoS 都是面板級封裝，差別在哪？

FOPLP 偏向成熟製程、低成本與無中介層封裝，常見於 PMIC、RFIC、車用與 IoT 等應用。CoPoS 則是高階 AI 晶片封裝路線，目標是支援更大封裝尺寸與更多 HBM 整合，技術難度明顯更高。

Q3：CoWoP 的 P 是什麼意思？

CoWoP 的 P 通常指 Platform PCB，也就是把晶片與中介層模組更直接地放到高精密 PCB 或類載板上。它的重點不是面板化，而是減少封裝層級、縮短訊號路徑、改善散熱與成本結構。

Q4：CoWoS、CoPoS、CoWoP 哪一個最重要？

三者解決的問題不同。CoWoS 是目前 AI 晶片與 HBM 整合的主流方案；CoPoS 是未來大型 AI 晶片面板級封裝方向；CoWoP 則是縮短封裝層級與 PCB 互連路徑的新嘗試。短期看 CoWoS，中長期則可觀察 CoPoS 與 CoWoP 的技術落地進度。

【延伸閱讀】

• CoWoS 產能再翻倍！CoWos 是什麼？CoWos 概念股有哪些？

• SoIC 是什麼？SoIC 和 CoWoS 差異？SoIC 會成為未來趨勢嗎？SoIC 概念股有哪些？

• CPO 是什麼？CPO 概念股有哪些？CPO 可以投資嗎？